Huawei「τスケーリング法則」提唱 — ムーアの法則の代替路線で2031年「1.4nm相当」を狙う中国の本気度

中国 Huawei が半導体進化の新たな指針として「τ(タウ)スケーリング法則」を提唱した。物理的な微細化に頼らず、信号遅延の圧縮と回路レイアウトの工夫でトランジスタ密度を引き上げる発想で、2031 年までに「1.4nm 相当」の密度に到達するロードマップを示している。秋発表の Kirin チップには独自回路技術「LogicFolding」を初投入する。

「相当」という言葉が示すもの #

注目すべきは "1.4nm" ではなく "1.4nm 相当" という表現である。Huawei は TSMC や ASML の EUV 露光装置にアクセスできない。つまり物理的に 1.4nm のトランジスタを作る道は塞がれている。代わりに、信号遅延 τ を縮めるための配線最適化と、LogicFolding によるロジック層の折り畳みで「単位面積あたりの実効性能」を稼ぐ路線を選んだ格好だ。

ムーアの法則は「24 か月で 2 倍」というスケーリングを微細化に紐付けていた。τ スケーリングは密度を結果として定義し直し、達成手段を制裁の届かない領域に逃がしている。技術論であると同時に、米国の輸出規制への正面回答でもある。SMIC の 7nm レベルでは詰むという外部の予測に対し、「微細化のレールから降りる」というルール変更で応じる宣言に近い。

セキュリティ屋として気になる宿題 #

地政学的な意味の手前に、ハードウェア視点での論点が三つある。

• 設計トラスト: ロジック層を折り畳んで密度を稼ぐ手法は、検証側にとってサイドチャネル攻撃の表面積が読みにくい。設計図と実シリコンの一致をどう監査するか
• サプライチェーン分断の加速: 中国製端末・サーバを採用する組織は、ファームウェアと SoC の出自を別系統で追跡する必要が出てくる。先日報じられた台湾の NVIDIA 密輸摘発と同じ流れだ
• 暗号実装の信頼: AES や RSA の定数時間実装は、想定通りの命令タイミングが前提になる。新しい配線手法でその前提が崩れないかは独立検証が要る

半導体ナショナリズムの次の局面 #

ムーアの法則が事実上終わりに向かう中、Intel・TSMC・Samsung は 2nm 以下の物理戦争を続け、Huawei は「物理を諦めて勝負を変える」道を選んだ。どちらが勝つかではなく、標準が二つに割れることが本質である。半導体の性能評価軸そのものが地政学で分岐し始めている、と読むのが正しい。AI チップ原価の 6 割超を HBM が占める時代に、ロジック側のスケーリング哲学まで枝分かれするなら、サプライヤ選定の難度は一段上がる。